Berikut ini merupakan simulasi modul PLL (Phase Locked Loop) yang dapat digunakan sebagai pembagi frekuensi maupun pengali frekuensi, juga dapat digunakan untuk menganalisa VCO (Voltage Controlled Oscillator). Pada rangkaian berikut digunakan beberapa rangkaian pelengkap sebagai sarana untuk berjalannya simulasi, dikarenakan tapa rangkaian pelengkap tersebut simulasi tidak akan bisa berjalan. Pada hasil simulasi, terdapat perbedaan hasil, namun hal itu dapat dijelaskan dengan penggunaan rangkaian sequential. Untuk lebih lanjut, hubungi saya. Hehehehehe
Berikut gambar rangkaiannya:
Untuk file dengan isis proteus dapat didownload di sini
Proteus 7.5 dapat didownload di sini